組合邏輯電路的設(shè)計，通常以電路簡單，器件最少為目標(biāo)。用代數(shù)法和卡諾圖法來簡化邏輯函數(shù)，就是為了獲得最簡的形式，以便用最少的門電路來組成邏輯電路。在設(shè)計中普遍采用中、小規(guī)模集成電路（一片包括數(shù)個門至數(shù)十個門）產(chǎn)品，根據(jù)具體情況，盡可能減少所用的器件數(shù)目和種類，使組裝好的電路結(jié)構(gòu)緊湊，達到工作可靠、經(jīng)濟的目的。采用小規(guī)模集成器件設(shè)計組合邏輯電路的一般步驟如圖1所示。
圖1 組合邏輯電路設(shè)計步驟
首先將邏輯功能要求抽象成真值表的形式。由真值表可以很方便地寫出邏輯函數(shù)的表達式。在采取小規(guī)模器件時,通常將函數(shù)化簡成最簡與-或表達式,使其包含的乘積項最少,且每個乘積項所包含的因子數(shù)也最少。最后根據(jù)所采取的器件的類型進行適當(dāng)?shù)暮瘮?shù)表達式變換,如變換成與非-與非表達式、或非-或非表達式、與或非表達式及異或表達式等。
必須說明的是,有時由于輸入變量的條件(如只有原變量輸入,沒有反變量輸入)或采取器件的條件(如在一塊集成器件中包含多個基本門)等因素,采用最簡與或式實現(xiàn)電路,不一定是最佳電路結(jié)構(gòu)。下面通過一些例題說明采取小規(guī)模集成邏輯器件設(shè)計組合邏輯電路的基本方法。
例1 試用2輸入與非門和反相器設(shè)計一個3輸入(i0、i1、i2)、3輸出(l0、l1、l2)的信號排隊電路。它的功能是：當(dāng)輸入i0為1時，無論i1和i2為1還是0，輸出l0為1，l1和l2為0；當(dāng)i0為0且i1為1，無 論i2為1還是0，輸出l1為1，其余兩個輸出為0；當(dāng)i2為1且i0和i1均為0時，輸出l2為1，其余兩個輸出為0。如i0、i1、i2均為0，則l0、l1、l2也均為0。
解：(1) 根據(jù)題意列出真值表，如表1所示
表1 例1的真值表
輸入
輸出
i1 i2 i3
l0 l1 l2
0 0 0
0 0 0
1 0 0
1 0 0
1 0 1
1 0 0
1 1 0
1 0 0
1 1 1
1 0 0
0 1 0
0 1 0
0 1 1
0 1 0
0 0 1
0 0 1
(2) 根據(jù)真值表寫出各輸出表達式
(3)根據(jù)要求將輸出表達式變換為與非形式，并由此畫出邏輯圖
圖2 邏輯圖
由此可畫出邏輯圖，如圖2所示。該邏輯電路可用一片內(nèi)含四個2輸入端的與非門和另一片內(nèi)含六個反相器的集成電路組成；也可用兩片內(nèi)含四個2輸入端與非門的集成電路組成。原邏輯表達式雖然是最簡形式，但它需一片反相器和一片3輸入端的與門才能實現(xiàn)，器材數(shù)和種類都不能節(jié)省。由此可見，最簡的邏輯表達式用一定規(guī)格的集成器件實現(xiàn)時，其電路結(jié)構(gòu)不一定是最簡單和最經(jīng)濟的。設(shè)計邏輯電路時應(yīng)以集成器件為基本單元，而不應(yīng)以單個門為單元，這是工程設(shè)計與理論分析的不同之處。
該電路可選取四2輸入與非門74ls00和六反相器74ls04構(gòu)成，也可以用兩片74ls00。
例2試設(shè)計一可逆的4位碼變換器。在控制信號c＝1時,它將8421碼轉(zhuǎn)換為格雷碼；c＝0時,它將格雷碼轉(zhuǎn)換為8421碼。
解：（1）列出真值表,如表2所示。當(dāng)c＝1時,輸入x3x2x1x0作為8421碼,對應(yīng)的輸出g3g2g1g0為格雷碼；當(dāng)c＝0時，輸入則作為格雷碼，對應(yīng)的輸出b3b2b1b0為8421碼。此時，x3x2x1x0作為格雷碼的排列順序體現(xiàn)在它與b3b2b1b0的一一對應(yīng)關(guān)系。
表2 例2中碼變換關(guān)系真值表
（2）分別畫出c＝1和c＝0時各輸出函數(shù)的卡諾圖，如圖3(a)所示。
圖3例2的卡諾圖和邏輯圖 （a）輸出函數(shù)卡諾圖
（3）由卡諾圖可求得各輸出邏輯表達式。若同時考慮c變量，當(dāng)c＝1時，有
g3=x3c
g2=(x3x2+x3x2)c=(x3⊕x2)c
g1=(x2x1+x2x1)c=(x2⊕x1)c
g0=(x1x0+x1x0)c=(x1⊕x0)c
當(dāng)c＝0時，有
由各輸出邏輯表達式可得總的輸出邏輯表達式
由總的輸出邏輯表達式可畫出如圖3（b）所示的邏輯圖。
圖3 例2的卡諾圖和邏輯圖 （b）邏輯圖
從以上邏輯表達式和邏輯圖可以看出，用異或門代替與門和或門能使邏輯電路比較簡單。在化簡和變換邏輯表達式時，應(yīng)盡可能使某些輸出作為另一些輸出的條件，例如，利用y2作為y1的一個簡單輸入，y1又作為y0的一個輸入，這樣可以使電路更簡單。在化簡時，若注意綜合考慮，使式中的相同項盡可能多，則可以使電路得到簡化。此外，我們還將與或換成與非形式，從而減少了門電路的種類。該邏輯電路可由兩片各含四2輸入與非門（74ls00）和一片內(nèi)含四個異或門（74ls86）的集成電路組成。