雙積分式a/d轉(zhuǎn)換器常采用動態(tài)輸出的方法，我們可以通過三態(tài)緩沖器把它的輸出數(shù)據(jù)線與cpu的數(shù)據(jù)總線相連接，然后根據(jù)動態(tài)輸出的時序?qū)⑵渲鹞蛔x入。
mc14433是3 1/2位的雙積分式 a/d轉(zhuǎn)換器，轉(zhuǎn)換速度每秒1～10次，量程為1.999v或199.9mv，以 bcd碼的形式輸出，其邏輯符號如圖1所示。
圖1 mc14433的邏輯符號
mc14433的數(shù)據(jù)信號有：
ds1～ds4 多路選通脈沖輸出，ds1為千位，ds4為個位。
q0～q3 bcd碼輸出。
-or過量程標(biāo)志輸出，當(dāng)|vx|＞vr時，-or為低電平。
du 更新轉(zhuǎn)換結(jié)果的輸出。
eoc 轉(zhuǎn)換周期結(jié)束標(biāo)志。
與模擬輸入有關(guān)的信號有：
r1，r1／c1，c1外接積分電阻與電容。在量程為2v時，r1=470kω，c1=0.1μf 。量程為200mv時，r1=27kω，c1=0.1μf 。
c01，c02 補償電容，0.1μf 。
clk0，clk1時鐘振蕩器外接電阻、典型值為470 kω，電阻加大，時鐘頻率降低。
vr 基準(zhǔn)電壓輸入端，選2.0v或200mv。
vx 被測電壓輸入端。
vag被測電壓，基準(zhǔn)電壓接地端。
vdd，vss，vee正負(fù)電源及接地端。
圖2為輸出選通脈沖的時序圖。
圖2 mc14433輸出選通脈沖時序圖
在ds1有效時輸出千位數(shù)據(jù)，ds4有效時輸出個位數(shù)據(jù)。每個選通脈沖寬度為18個時鐘周期。兩個相鄰脈沖之間的間隔為2個時鐘周期。
dsl有效時輸出的千位數(shù)據(jù)的含義如下：q3位表示千位，如q3=1，則千位為0，如q3=0，則千位為1。q2位表示極性，q2=1表示輸入電壓為正，反之為負(fù)。q0位=1時表示超出量程范圍，在q0=1時為欠量程，q0=0時為過量程。
mc14433可通過74ls244與 cpu的數(shù)據(jù)總線相連，其連接方法如圖3所示。
圖3 mc14433接口
將du與eoc相連，這樣每次a/d轉(zhuǎn)換結(jié)束后，數(shù)據(jù)都被更新。eoc信號還可作為中斷申請信號，在轉(zhuǎn)換結(jié)束后申請中斷。中斷響應(yīng)后即可讀入數(shù)據(jù)，根據(jù)輸出選通脈沖的時序，先用查詢方法判斷是否為ds1有效。若是ds1有效，則按q0，q2，q3來決定是否超量程、信號的極性及千位為1還是0。然后等待ds2周期，讀入百位數(shù)的bcd碼。在ds3、ds4周期內(nèi)分別讀入十位和個位的bcd碼。讀入數(shù)據(jù)的程序流程圖如圖4所示。
圖4 讀入數(shù)據(jù)的程序流程圖